髪の毛の10万分の1の膜が、円盤を覆う
直径5センチほどの円盤の表面を、原子1個分の厚さしかない膜が、すき間なく覆っている。厚さはおよそ0.5ナノメートル。髪の毛の太さの、10万分の1ほどだ。この膜から作った224個の小さなトランジスタが、ひとつ残らず、プラスの電気を運ぶ「p型」の半導体として動いた。
膜の正体は、ホウ素と炭素と窒素でできた新しい半導体だ。3つの元素の記号を並べて「BCN」と呼ぶ。作ったのは、東京大学大学院工学系研究科のヴィンセント・タン教授とフー・レーハン助教らを中心に、台湾大学や台湾の中央研究院、物質・材料研究機構（NIMS）などが加わった国際研究チーム。成果は英科学誌ネイチャーに、2026年9月30日付で掲載された。
原子1層ほどの薄さしかない「2次元半導体」は、シリコンの次を担う素材として、世界中で研究が進んでいる。マイナスの電子が電気を運ぶ「n型」には、有力な材料がすでにある。ところがp型だけは、性能の高さと、ウエハーと呼ばれる大きな円盤いっぱいに作れることを両立した材料が見つかっていなかった。原子1層のBCNをp型の半導体として動かしたのは、今回が初めてだ。
半導体の受託製造で世界最大手の台湾TSMCも、この材料の実用化に向けた支援を始めた。研究チームは2031年をめどに、今の2インチから、半導体工場の標準である直径12インチ、つまり300ミリのウエハーにまで広げることを目指す。タン教授は日本経済新聞の記事の中で、「新材料は幅広い技術を支える新しい基盤になる」と語っている。
半導体新素材BCNとは：電気を通さない膜に、炭素を1割弱
BCNの土台は、「白いグラフェン」とも呼ばれる窒化ホウ素、略してhBNだ。ホウ素と窒素が、亀の甲羅のような六角形の網目を作り、原子1層のシートになる。電気をほとんど通さない絶縁体で、2次元材料の研究では、トランジスタを周りの邪魔から守る「いちばん薄い絶縁膜」として使われてきた。
同じ六角形の網目を、すべて炭素で作るとグラフェンになる。こちらは逆に電気を通しすぎて、スイッチとして電流を「切る」ことができない。
半導体の中で電気が流れるには、エネルギーの「段差」を乗り越えなければならない。専門用語で「バンドギャップ」と呼ぶものだ。hBNの段差は高すぎて、電気はほとんど越えられない。グラフェンには段差がなく、電気が止まらない。トランジスタに向くのは、その中間の、ほどよい段差を持つ材料だ。
BCNは、hBNの網目のところどころに炭素を埋め込んで、この段差をほどよい高さまで下げた。炭素は全体の1割弱、8.6%にすぎない。それでも段差は1.9電子ボルトになった。パソコンやスマートフォンのチップを支えるシリコンの1.1電子ボルトより高く、hBNよりはずっと低い。電流を流すときは流し、止めるときはしっかり止められる高さだ。
炭素が主に座ったのは、窒素の席だった。窒素の代わりに炭素が入ると、その場所では電子が1個足りなくなる。この「足りない分」が、プラスの電気の運び手になる。シリコンでも、結晶にごく少しの別の元素を混ぜて性質を変える「ドーピング」が使われている。研究チームは、この考え方を原子1層の材料に持ち込んだ。
片栗粉のダマを防ぐ「時間差」
ホウ素、炭素、窒素の3つで原子1層の膜を作る試み自体は、以前からあった。2010年には米ライス大学のチームが、この3元素の膜を報告している。ただ、その膜の中では、hBNの区画とグラフェンの区画が、まだら模様に分かれていた。
炭素は、放っておくと炭素同士で集まり、グラフェンの小島を作ってしまう。とろみをつけようと片栗粉を一気に鍋に入れたときにできる、あの「ダマ」と同じだ。ダマだらけの膜は、ある場所では電気を通しすぎ、別の場所では通さない。これではトランジスタにならない。
研究チームは、原料を2種類の分子に分けた。1つは、ホウ素と窒素を運ぶ「アンモニアボラン」。もう1つは、炭素を抱えた「モノメチルアミンボラン」だ。後者は、銅の表面で何段階にも分けて結合が切れ、水素が外れてから、ようやく炭素を手放す。このため炭素は、ほかの元素より少し遅れて、少しずつ表面に現れる。片栗粉を水で溶いて、少しずつ鍋に加えるようなものだ。炭素は仲間同士で固まる前に、ホウ素や窒素と一緒に網目へ組み込まれていく。研究チームは、この反応の道筋を計算で確かめながら、育てる条件を詰めていった。
膜を育てる土台にも仕掛けがある。サファイアの円盤に銅を薄く付け、1050度で2時間焼くと、銅の原子の並びが円盤全体で一つの向きにそろう。この銅の上で原料を反応させると、膜の小さなかけらが同じ向きで生まれ、つながって1枚の膜になる。30分ほどで、円盤全体が覆われた。
原子を1個ずつ見分けられる電子顕微鏡でのぞくと、窒化ホウ素の網目の中に、炭素が1個ずつ、あるいは2個のペアで埋まっていた。グラフェンのような炭素の島は見当たらなかったという。
なぜ「p型」が最後のピースなのか
半導体の中で電気を運ぶ役者は2種類いる。マイナスの電子と、プラスの「正孔」だ。正孔とは、電子が抜けた「空席」のことを指す。満員の映画館で席が1つだけ空いていると、隣の人が順に詰めていくにつれて、空席が逆向きに移っていくように見える。この空席の動きが、プラスの電気の流れになる。電子が電気を運ぶのがn型、正孔が運ぶのがp型だ。
スマートフォンやパソコンのチップは、n型とp型のトランジスタを必ずペアで使う。この組み方を「CMOS（シーモス）」と呼ぶ。2つは逆の動きをし、片方が開くとき、もう片方は閉じる。だから電源から電流が素通りする時間がほとんどなく、待機中の電力を大きく抑えられる。何十億個ものトランジスタを積んだチップが、電池で1日動けるのは、このペアのおかげだ。
シリコンは、ドーピングでn型もp型も自在に作れる。ところが、薄くすることには弱い。厚さが5ナノメートルを切ると、表面の凸凹や、結合の相手を失った原子に邪魔されて、電気の運び手の動きやすさが急激に落ちていく。トランジスタをさらに小さく、さらに上へ積み重ねていくには、原子1層でも性能が落ちにくい2次元半導体が欲しい。
n型では、二硫化モリブデン、MoS2という有力な材料がある。困っていたのはp型だ。ベルギーの半導体研究機関imecは、n型とp型の両方に最適な2次元材料はまだ見つかっていないと整理している。p型の最有力とされてきたのは二セレン化タングステン、WSe2だが、電極とのつなぎ目や、上に重ねる絶縁膜の作り込みが、n型よりずっと難しい。TSMCが2022年の国際学会で発表した研究でも、p型向けに抵抗の低い電極を作ることは、n型より難しい課題とされていた。
p型が欠けると、何が起きるか。中国の復旦大学は2025年4月、MoS2のトランジスタ5900個で32ビットのプロセッサー「無極」を作り、ネイチャーに発表した。2次元半導体のプロセッサーとしては過去最大級の規模だが、使ったトランジスタはn型だけだった。一方、米ペンシルベニア州立大学は2025年6月、n型のMoS2とp型のWSe2を組み合わせたCMOSで簡単なコンピューターを動かし、消費電力をピコワット、つまり1兆分の1ワットの水準に抑えた。p型の相棒がいて初めて、2次元半導体でも電気を食わない回路が組める。
224個がそろって動いた
研究チームは、銅の上に育てたBCNの膜をシリコンの基板に移し、トランジスタを作った。電流を流したときと止めたときの電流の差は、約1億倍に達した。スイッチとして、「入」と「切」をはっきり切り替えられるということだ。正孔の動きやすさを示す「移動度」は、室温で約100。論文は、これまでに報告されたp型の2次元半導体を上回る水準だとしている。
注目すべきは、そろい方だ。研究チームは3回に分けて膜を育て、そこから作った224個のトランジスタを、円盤のあちこちで測った。特性のばらつきは小さく、すべてがp型として動いた。研究室でたまたま1個だけ飛び抜けた「チャンピオン素子」を見せる発表とは、ここが違う。研究チームは査読者への回答で、224個のすべてが、半導体業界の国際的な技術ロードマップ「IRDS」が2031年の高性能トランジスタに見込む電流の目安を超えたと説明している。
安定性も確かめた。空気中に置いたまま3か月たっても、電流の大きさや移動度はほとんど変わらなかった。電圧を上げていくときと下げていくときの特性のずれも小さい。特別な表面処理をしていないのにこの結果で、膜と絶縁膜の境目がきれいなことを示している。
さらに、穴を掘った立体的な基板の上にも、BCNの膜を付けられることを確かめた。トランジスタを何階建てにも積み上げる、将来の3次元のチップにつながる結果だ。
TSMCも支援：2031年に12インチへ
日本経済新聞によると、TSMCはBCNの実用化に向けた支援を始めた。研究チームは2031年をめどに、直径12インチのウエハーでBCNを実現することを目指す。12インチ、300ミリは、TSMCをはじめ世界の先端工場の製造装置が扱う標準の大きさだ。今の2インチと比べると、面積は36倍になる。
ネイチャーの論文のもとになった研究は、日本学術振興会や科学技術振興機構（JST）、台湾の国家科学及技術委員会など、日本と台湾の研究費で進められた。TSMCが加わるのは、その先の大口径化と実用化の段階だ。タン教授の研究室も、ウェブサイトで支援元の一つにTSMCの名前を挙げている。
東大とTSMCの縁は、2019年にさかのぼる。両者はこれまでに21件の共同研究を手がけ、2025年6月には、東大の本郷キャンパスの一角に「TSMC-UTokyo Lab」を開いた。TSMCが台湾の外の大学と共同ラボを作るのは、これが初めてだ。日本経済新聞によれば、TSMCはこのラボに5年間で1500万ドル（約22億円）を投じる。研究テーマは材料、デバイス、製造工程、計測、実装、回路設計まで幅広い。
TSMCにとって、p型の2次元半導体は自らの宿題でもある。TSMCの研究部門は2024年、原子1層の2次元材料で作ったCMOSのインバーター、つまり信号を反転させる最も基本的な回路を、1ボルトで動かした論文を出している。p型向けの電極技術の論文もある。2025年12月には、imecがTSMCから提供を受けたWSe2の単層膜を使い、p型トランジスタの絶縁膜を作り込む新しい手法を発表した。p型の材料探しは、TSMCにとっても現在進行形のテーマだ。
BCNの土台が、TSMCにとってなじみのある材料だという点も見逃せない。TSMCは2020年、台湾の国立交通大学と組んで、銅の単結晶の上に原子1層の窒化ホウ素を2インチのウエハーいっぱいに育てる技術を、ネイチャーに発表している。窒化ホウ素を「自然界で最も薄い絶縁体」として、2次元のトランジスタを守る膜に使う狙いだった。BCNは、その同じ網目に炭素を混ぜ、絶縁体を半導体に変えたものだ。
タン教授は、台湾の国立清華大学で修士号、米カリフォルニア大学ロサンゼルス校で博士号を取った。米ローレンス・バークレー国立研究所、サウジアラビアのアブドラ国王科学技術大学を経て、2022年7月に東大に着任した。窒化ホウ素などの2次元材料を、ウエハーの大きさで育てる結晶成長が専門だ。今回の論文にも、台湾の大学や研究機関から多くの研究者が名を連ねている。
各紙と専門家はどう伝えたか
日本経済新聞は10月2日、「半導体で原子1個分の薄さを実現」と報じ、TSMCとの連携と2031年の目標に焦点を当てた。性能については「シリコン半導体に匹敵する」と書いた。日刊工業新聞は同じ日の紙面で「シリコン半導体の性能を上回った」と踏み込み、n型とp型がそろえば、CMOSの回路も2次元半導体で作れるようになると、次の段階を強調した。
ネイチャー誌は論文と同時に、韓国・浦項工科大学（POSTECH）のノ・ヨンヨン教授らによる解説記事を載せた。見出しは「高性能エレクトロニクスの開発に弾みをつける2次元半導体」。正孔で電気を運ぶ極薄の半導体が、次世代の電子機器への道を開くかもしれないと評価している。共同研究に加わった台湾の国立陽明交通大学の材料科学工学系も10月1日に発表を出し、性能が既存の代表的な2次元半導体を大きく上回る点を強調した。
論文と一緒に公開された査読の記録も、読みごたえがある。投稿は2025年8月、掲載が決まったのは2026年8月で、ほぼ1年がかりの審査だった。ある査読者は最初の審査で、「多くの研究者と半導体業界にとって、心をそそる可能性だ」としつつ、説得力のある証拠で裏づけられればという条件を付けた。「説得力のある」という言葉には、わざわざ感嘆符まで添えていた。
3人の査読者の注文は具体的だった。p型であることを直接示す測定、炭素の量を変えた膜、電極の影響を差し引いた移動度、224個すべての測定データなどだ。研究チームは追加の測定と計算で答え、2回目の審査では3人とも、修正は十分だと認めた。先の査読者は、「BCNの組成と、それに伴うバンドギャップを制御できる道を示した。基礎として興味深く、実用面での広がりも大きい」と評価した。
VCの視点：お金はまず「作る技術」へ
2次元半導体には、ベンチャー投資の資金も流れ込み始めた。ただし、向かう先はいまのところ、n型のMoS2を大きなウエハーに育てる製造技術だ。
2026年9月、シンガポールのスタートアップ、Nexstrom（ネクストロム）が1200万ドル（約19億円）を調達した。主導したのは、シンガポールの政府系投資会社テマセクが支える、ディープテック投資のXora Innovation（ゾラ・イノベーション）。米シリコンバレーのFoothill Ventures（フットヒル・ベンチャーズ）なども加わった。同社は、12インチのウエハーに単結晶のMoS2を育てる製造装置と化学の組み合わせを開発している。
共同創業者で最高科学責任者を務めるのは、かつてTSMCでシリコンの次の電子材料の研究を率いた、李連忠（ランス・リー）氏だ。先に触れた2020年の窒化ホウ素の論文で、TSMC側を率いた人物でもある。同社の取締役や助言役には、TSMCで研究担当の副社長を務めたスタンフォード大学のフィリップ・ウォン教授も名を連ねる。リー氏は「課題は2次元材料の可能性を示すことではない。先端工場が求める規模と品質で作ることだ」と語る。同社は2026年10月までに8インチでの生産にめどをつける計画で、商用の生産に使える装置は2030年から2035年の間に整うとみている。
米国では、マサチューセッツ工科大学（MIT）発のCDimension（シーディメンション）が、約200度という低い温度で、300ミリのウエハー全体にMoS2を育てる技術を持つ。すでに材料の販売を始めており、p型のWSe2や、絶縁膜のhBNも扱う。米IEEEスペクトラム誌によると、大手半導体メーカーの多くは2次元半導体の本格導入を10年以上先とみており、同社はその時間を半分に縮めることを狙う。
中国では、「無極」の開発を率いた一人、復旦大学の包文中教授が2025年に原集微科技を立ち上げた。中国のハードテック投資会社、中科創星などから数千万元（数億〜20億円規模）を集め、上海で国産の2次元半導体の試作ラインを動かし始めた。2026年末までにシリコンとの組み合わせを実現し、2029年に本格量産に入る計画を掲げる。
こうして並べると、投資家のお金はまず、n型のMoS2を大きなウエハーで作る技術に集まっている。p型の本命が決まっていないことは、2次元半導体をCMOSとして工場に載せるうえでの空白だ。BCNは、その空白を埋める候補として名乗りを上げた。米調査会社セミアナリシスは2023年のリポートで、半導体の新技術は概念の実証から量産まで、おおむね20年かかると指摘し、p型の2次元材料はまだ開発が必要な領域だと書いていた。
強み：そろっていて、壊れにくい
BCNの第一の強みは、性能のそろい方だ。224個のトランジスタが、3回の成長にまたがって、ウエハーのどこでも同じようにp型として動いた。工場の材料に何より求められるのは、1個の記録ではなく、何億個もの素子がそろって動くことだ。
第二の強みは、p型の性質が材料そのものに刻まれていることだ。研究チームは、BCNのp型の性質は、窒素の席に炭素が入ることで「化学的に固定されている」と説明する。WSe2などの材料は、つなぐ電極の金属や表面の状態によって、n型にもp型にも振れやすい。それに対してBCNのp型は、材料そのものの性質だという。
第三に、壊れにくい。BCNの骨組みは、丈夫な窒化ホウ素の網目だ。空気中に3か月置いても性能がほぼ変わらなかったのは、その表れといえる。
第四に、作り方が工場の発想に近い。BCNは、原料のガスを反応させて膜を積む「化学気相成長」という、半導体工場でも広く使われる方法で育てている。原料の分子を替えれば炭素の量を調整できる余地もあり、査読者が評価したのもこの点だった。
課題：1000度の炉、電極、2インチの壁
一方で、工場に入るまでの壁は高い。
最大の壁は温度だ。BCNは1000度前後の高温で、銅の上に育つ。そのままではシリコンのチップの上に直接育てられないため、いったん剥がして移す必要がある。imecは、チップの配線層や裏面の工程では、温度を400度未満に抑えなければならないと指摘している。剥がして移す工程は、工場では手間とコストになる。東大の発表も、低い温度で育てる技術を今後の課題に挙げている。
二つ目は、電極だ。移動度の約100は、電極の抵抗を差し引いていない、いわば「見かけの値」だ。研究チームは査読者への回答で、電極の影響を切り分ける測定は、p型BCNの電極設計に絞った次の研究で行うとしている。電流の大きさだけを見れば、2層のWSe2で、BCNの約2倍の電流を流した報告もある。この報告は、査読者の指摘を受けて、論文の比較の図に加えられた。
三つ目は、作り分けの精度だ。トランジスタに使った膜は、炭素が8.6%の1種類にとどまる。炭素が窒素の席に入るか、ホウ素の席に入るかを狙って制御する技術も、これからだ。
四つ目は、大きさだ。トランジスタの通り道の長さは1マイクロメートルで、最先端のチップのトランジスタより桁違いに大きい。小さくしても同じ性能を保てるかは、まだ示されていない。ウエハーも、2インチから12インチへ、面積で36倍に広げなければならない。
そして、n型と組み合わせたCMOSの回路は、まだ作っていない。BCNがp型の本命になれるかどうかは、相棒のn型と並べて回路を動かしたときに、はっきりする。
今後：2031年の12インチまでに何が起きるか
直近の焦点は、研究チームが予告している電極の研究だ。電極の抵抗を切り分けた本当の移動度が示されれば、BCNの実力がより正確に分かる。炭素の量を変える手立てとしては、原料の分子を、炭素をより多く含む仲間の分子に置き換える案を示している。
n型の相棒は、同じ東大の中にいる。論文の共著者でもある長汐晃輔教授は、JSTの大型研究「CREST」で、2次元のCMOSを集積する工程技術の開発を率いている。このチームは2026年1月、東京エレクトロングループの東京エレクトロン テクノロジーソリューションズやNIMSなどと組み、2インチのウエハー全体で、原子1層のMoS2を均一に育てる技術を発表した。7月には、育てた膜を剥がさずに、その場でトランジスタを動かすことにも成功している。BCNの研究も、このCRESTの支援を受けている。n型とp型の両方を、同じ研究の輪の中で育てる体制が整いつつある。
日米の連携もある。タン教授は、JSTの国際共同研究「ASPIRE」で、MITの機械工学科と組んでいる。日本側が絶縁体の基板の上でp型2次元半導体の単結晶を育て、米国側がそれを使った新しいデバイスの構造や、3次元に積み上げる実装の技術を開発する計画で、期間は2029年3月までだ。
業界全体の動きが見える場は、国際学会だ。毎年12月に米サンフランシスコで開かれる国際電子デバイス会議、IEDMは、2026年は12月12日から16日に開かれる。近年はTSMCやimecが、2次元トランジスタの成果を発表してきた場だ。2027年6月20日から24日には、もう一つの主要学会であるVLSIシンポジウムが京都で開かれる。p型の2次元トランジスタでどんな数字が出てくるかが、BCNの立ち位置を測る物差しになる。
その先の節目が、2031年の12インチだ。12インチは、工場の製造装置にそのまま載せられる大きさで、ここに届けば、BCNは研究室の材料から、工場で試せる材料に変わる。
もっとも、2次元半導体が最先端のチップの心臓部に入るのは、さらに先になる。imecの最新のロードマップを伝えた中国メディアの36Krによれば、2次元材料のトランジスタが登場するのは、2043年ごろの「A2」世代からだ。セミアナリシスは、まず古い世代の工場で、センサーや無線、光の回路など、条件のゆるい用途から使い始めるべきだと提言している。
厚さ0.5ナノメートルの膜を、2インチの円盤から12インチへ。タン教授が「幅広い技術を支える新しい基盤」と呼んだ素材が、工場の標準の大きさに届くかどうか。最初の答えは、2031年の前後に出る。
